SALPHOENIX®1A 系列 FPGA
IO 用户手册

上海安路信息科技股份有限公司

UG_911（v1.4）2023 年 2 月

目 录

1 简介 1

2 输入输出缓冲器（IOB） 2

2.1 IOB 简介 2

2.2 PH1A 系列 FPGA I/O BANK 规则 7

2.3 PH1A 系列 FPGA 供电 10

2.4 PH1A 系列 FPGA 端接 11

2.5 PH1A 系列 FPGA IO 属性和约束 11

2.6 PH1A 系列 FPGA 支持 I/O 标准和端接 15

2.6.1 LVTTL 15

2.6.2 LVCMOS 16

2.6.3 LVDS 16

2.6.4 LVPECL 20

2.6.5 Emulated LVDS 22

2.6.6 HSTL 23

2.6.7 SSTL 26

2.6.8 POD12 29

2.6.9 Vpad 不等于 V_{CCIO} 应用场景下的 I/O 属性设置 31

3 输入输出逻辑（IOL） 33

3.1.1 输入寄存器(HR IO) 33

3.1.2 输入寄存器(HP IO) 37

3.1.3 输出寄存器(HR IO) 42

3.1.4 输出寄存器(HP IO) 46

4 版本信息 53

免责声明.....54

1 简介

本手册主要介绍 SALPHOENIX®1A（以下简称 PH1A）系列 FPGA 的 I/O 资源，分两个部分进行展开。第一部分输入输出缓冲器（IOB）主要描述了输入和输出驱动单元，同时介绍不同 I/O 可支持的基本配置项，最后给出多种标准接口的详细介绍和端接示例电路图。第二部分 I/O 的逻辑资源主要描述输入/输出数据寄存器、双倍数据速率（DDR）架构，以及输入/输出延迟单元（IDELAY 和 ODELAY）。

PH1A 系列 FPGA 提供 HR 和 HP 两种类型的 I/O Banks，PH1A60 器件仅有 HR 类型 I/O Banks 且不支持 DDR3/DDR4。

HR I/O 支持高速 I/O 接口标准（LVDS）和基本的 I/O 接口标准， HP I/O 支持高速 I/O 接口标准（LVDS）和基本的 I/O 接口标准。表 1-1 主要列出了 HR 和 HPI/O 支持的功能和电气特性。

表 1-1 HP 和 HR I/O 支持的功能

Feature	HR I/O Banks	HP I/O Banks
3.3v I/O standards	Supported	-
2.5v I/O standards	Supported	-
1.8v I/O standards	Supported	Supported
1.5v I/O standards	Supported	Supported
1.2v I/O standards	-	Supported
LVDS18 standards	Supported	Supported
LVDS25 standards	Supported	-
HSTL18_I	Supported	Supported
SSTL18_I	-	Supported
SSTL15	-	Supported
SSTL135	-	Supported
SSTL12	-	Supported
POD12	-	Supported
Emulated LVDS	Supported	-
Drive Strength control	Supported	Supported
Slew Rate control	Supported	Supported
Internal differential termination(DIFF_TERM)	Supported	Supported
Hot Socket	Supported	-
IDELAY (1)(3)	Supported	Supported
ODELAY (1)(2)	Supported	Supported

注：1.HR IO 支持动态输入延迟调节，不支持动态延迟输出调节。HP IO 既支持动态输入和输出延迟调节。动态延迟调节和静态延迟调节范围一致。

2.HR IO 使用 ODELAY 时，需要保证 IO 内部的寄存器被打开才能使用，否则无法生效。

3.当 IO 选择全局时钟引脚 T（GCLKIOTx）端时，无法使用 IDELAY 延迟功能。

2 输入输出缓冲器（IOB）

2.1 IOB 简介

PH1A 系列 FPGA 具有可配置、高性能的 I/O 驱动器和接收器，可支持丰富的标准接口,并且支持热插拔功能。PH1A 系列 FPGA 有 HR 和 HP 两种 I/O 类型，其中 PH1A60 器件只支持 HR 类型。

HR 支持的电平标准[4]**：**

- 单端 I/O 标准输出（LVCMOS33、LVCMOS25、LVCMOS18、LVCMOS15、LVTTL33、HSTL18_I）
- 单端 I/O 标准输入（LVCMOS33、LVCMOS25、LVCMOS18、LVCMOS15、LVTTL33、HSTL18_I）
- 差分 I/O 标准输出（LVDS25、LVDS18、LVPECL_E[1]、LVDS25_E、LVDS33_E）
- 差分 I/O 标准输入（LVDS25、LVDS18[2] [3]）

HR 支持上述电平标准的同时，HR 支持以下配置项：

- 输出驱动能力调节
- 输出 Slew Rate 调节
- 弱上拉/下拉电阻选择配置
- PCI Clamp 使能
- Bus Hold 功能使能

HP 支持的电平标准：

- 单端 I/O 标准输出（LVCMOS18、LVCMOS15、LVCMOS12、HSTL18_I、SSTL18_I、SSTL15、SSTL135、SSTL12、POD12）
- 单端 I/O 标准输入（LVCMOS18、LVCMOS15、LVCMOS12、HSTL18_I、SSTL18_I、SSTL15、SSTL135、SSTL12、POD12）
- 差分 I/O 标准输出（LVDS18、DIFF_HSTL18_I、DIFF_SSTL18_I、DIFF_SSTL15、DIFF_SSTL135、DIFF_SSTL12、DIFF_POD12）
- 差分 I/O 标准输入（LVDS18、DIFF_HSTL18_I、DIFF_SSTL18_I、DIFF_SSTL15、DIFF_SSTL135、DIFF_SSTL12、DIFF_POD12）

HP 支持上述电平标准的同时，HP 支持以下配置项：

- 输出驱动能力调节
- 输出 Slew Rate 调节

- 弱上拉/下拉电阻选择配置
- Bus Hold 功能使能
- 外部 VREF 输入引脚配置
- 内部 VREF 电压配置
- DDR 模式配置
- ODT 模式配置
- LVDSTX 预加重功能使能

注：

1. LVPECL_E 、LVDS25_E、LVDS33_E 的输出，由 LVCMOS I/O 搭配板级电阻网络实现其功能。
2. 对于 HR I/O 差分输入， I/O 仅支持 LVDS25 和 LVDS18 信号输入而且对差分和共模信号范围有明确要求。对外部电路发送来的 LVPECL 信号，甚至包括 LVDS25 和 LVDS18 信号，需要检查信号共模和差分信号有没有超出 I/O 输入范围。如果超过 I/O 输入范围，必须要使用板级电阻电容网络调节差分和共模电平以满足 I/O 信号范围要求，具体参数请参照《PH1A 系列 FPGA 数据手册》交直流参数章节。超出 I/O 规定的共模和差分范围会导致 I/O 工作不正常甚至损坏芯片。
3. 如果 BANK 供电电压为 3.3V，则只支持 LVDS 输入，且只能使用 AC 耦合电路，DC 共模电压为 1.65V。同时不支持 LVDS 输出。
4. HR 类型的单端 IO 存在受反射影响导致电平受抵制问题，如要防止该现象发生需要按照“EN901_PH1A 器件 IO 受反射影响导致高电平受限问题分析”文档指导进行频率和线 delay 的控制。

表 2-1-1 列出了 PH1A 系列 FPGA 支持的电气特性

表 2-1-1 PH1A 系列支持电气标准

Description	HR I/O	HP I/O
IO Buffer Type	Single Ended/Differential	Single Ended/Differential
Output Standards Supported	LVTTL33 LVCMOS33 LVCMOS25 LVCMOS18 LVCMOS15 HSTL18_I LVPECL_E	LVCMOS18 LVCMOS15 LVCMOS12 HSTL18_I SSTL18_I SSTL15 SSTL135

Description	HR I/O	HP I/O
	LVDS33_E LVDS25_E LVDS25 LVDS18	SSTL12 POD12 LVDS18 DIFF_HSTL18_I DIFF_SSTL18_I DIFF_SSTL15 DIFF_SSTL135 DIFF_SSTL12 DIFF_POD12
Input Standards Supported	LVTTL33 LVCMOS33 LVCMOS25 LVCMOS18 LVCMOS15 HSTL18_I LVDS25 LVDS18	LVCMOS18 LVCMOS15 LVCMOS12 HSTL18_I SSTL18_I SSTL15 SSTL135 SSTL12 POD12 LVDS18 DIFF_HSTL18_I DIFF_SSTL18_I DIFF_SSTL15 DIFF_SSTL135 DIFF_SSTL12 DIFF_POD12
R_{DIFF} 100	Yes	Yes
PCI Clamp	Yes	-
Slew Rate	Yes	Yes
Bus Hold	Yes	Yes
ODT	-	Yes

图 2-1-1 所示为 HR I/O 及其与内部逻辑和器件焊盘的连接示意。图 2-1-2 所示为 HP I/O 及其与内部逻辑和器件焊盘的连接示意。



图 2-1-1 基本的 HR I/O 框图



图 2-1-2 基本的 HP I/O 框图

2.2 PH1A 系列 FPGA I/O BANK 规则

PH1A 系列 FPGA 有 HR 和 HP I/O 两种类型，具体 IO BANK 分布如下图所示。

PH1A400SFG900 芯片的 HR I/O bank 主要分布在 bank0, 11, 12, 13, 14, 15, 16, 17。HP I/O bank 主要分布在 bank 31, 32, 33；

PH1A400SFG676 芯片的 HR I/O bank 主要分布在 bank0, 11, 12, 13, 14, 15。HP I/O bank 主要分布在 bank 31, 32, 33。bank0 主要分布配置相关 I/O;HR 的两个单端 I/O 分布在 bank 的上端和下端；

PH1A60GEG324 芯片的 HR I/O bank 主要分布在 bank0, 11, 12, 13, 32, 33。Bank0 主要分布配置相关 I/O；

PH1A90SBG484 芯片的 HR I/O bank 主要分布在 bank0, 11, 12, 13, 14。HP I/O bank 主要分布在 bank31, 32。bank0 主要分布配置相关 I/O；

PH1A90SEG324 芯片的 HR I/O bank 主要分布在 bank0, 12, 13。HP I/O bank 主要分布在 bank 32。bank0 主要分布配置相关 I/O；

PH1A180SFG676 芯片的 HR I/O bank 主要分布在 bank0, 11, 12, 13, 14, 15，HP I/O bank 主要分布在 bank 31, 32, 33。bank0 主要分布配置相关 I/O。



图 2-2-1 PH1A400SFG900 的 IO BANK 分布示意图



图 2-2-2 PH1A400SFG676 的 IO BANK 分布示意图



图 2-2-3 PH1A60GEG324 的 IO BANK 分布示意图



图 2-2-4 PH1A90SBG484 的 IO BANK 分布示意图



图 2-2-5 PH1A90SEG324 的 IO BANK 分布示意图



图 2-2-6 PH1A180SFG676 的 IO BANK 分布示意图

2.3 PH1A 系列 FPGA 供电

V_{CCIO}

V_{CCIO}电源是 PH1A 系列 FPGA I/O 电路的主要电源，主要用于为 PH1A 系列 FPGA 的 I/O BANK 供电。同时要求在给定 I/O BANK 内所有的 V_{CCIO}电源必须匹配配置的 I/O 电平标准。提供错误的 V_{CCIO}电压可能导致设备损坏或者功能失效。

V_{CCAUX}

全局辅助（V_{CCAUX}）电源主要用于为 PH1A 系列 FPGA I/O 及内部模拟电路模块提供电源。

V_{CCINT}

内核电压（V_{CCINT}）电源主要用于为 PH1A 系列 FPGA 内部的逻辑门和触发器供电。

$V_{PHYVCCA}$

SERDES 收发器模拟电源（$V_{PHYVCCA}$）主要用于为 PH1A 系列 FPGA 的 SERDES 收发模块提供模拟电源。保证 SERDES 模块的正常供电。

$V_{PHYVCCT}$

SERDES 收发端口模拟电源（$V_{PHYVCCT}$）主要用于为 PH1A 系列 FPGA 的 SERDES 收发模块端口提供模拟供电。保证 SERDES 模块的端口正常供电。

配置期间和配置后 I / O 的状态

PH1A 系列 FPGA 的 I/O 中包含配置功能的引脚，专用于芯片的功能配置。并且配置引脚相关 Bank 电压可接 1.5V~3.3V。有关更多详细信息，请参见 DS900 文档。

2.4 PH1A 系列 FPGA 端接

PH1A 系列 FPGA 的 HR I/O bank 具有可选片上差分电阻功能，并且可以根据用户需要设置是否打开端接电阻，TD 中差分端接电阻大小为 100 欧姆，具体软件设置方法如下所示：

```
set_pin_assignment { en } { LOCATION = A3; IOSTANDARD = LVDS25; DIFFRESISTOR = 100; }
```

2.5 PH1A 系列 FPGA IO 属性和约束

安路 TD 软件中提供了多种 I/O 约束功能，通过与这些功能相关的属性和约束，可以访问 PH1A 系列 FPGA I/O 资源功能（例如：位置约束，输入延迟，Slewrate 等设置）。

- **位置约束**

实际应用中必须使用位置约束来实例化 I/O 的位置，位置约束的名称为所有外部端口的标识符（例如：A1,B8,N5 等），这些位置约束的值取决于芯片类型和封装信息。在软件 ADC 中的位置约束使用以下语法：

```
set_pin_assignment {定义的输入/输出引脚名称} { LOCATION = 实际芯片端口的名称; }
```

例如：

```
set_pin_assignment { clk_25m } { LOCATION = J1; }
```

- **IO Standard**

IO Standard 属性可用于选择合适的 I/O 标准值，所有支持的 I/O 标准在表 2-1-1 PH1A 系列支持电气标准已经列出。IO Standard 属性可以在 ADC 文件中使用以下语法：

```
set_pin_assignment {定义的输入输出引脚名称} { IOSTANDARD = IO Standard 属性； }
```

例如：

```
set_pin_assignment {IO18}  { IOSTANDARD = LVCOMS33; }
```

- **Slewrate 属性**

Slewrate 属性值主要用于配置 I/O 输出缓冲区所需要的压摆率，对于 LVCMOS,LVTTL 等可以通过 Slewrate 属性设置所需要的压摆率。TD 软件中 Slewrate 允许值为：Slewrate=Slow/Medium/Fast；Slewrate 属性可以在 ADC 文件中使用以下语法：

set_pin_assignment {定义的输入输出引脚名称} {SLEWRATE = Slewrate 属性; }

例如：

set_pin_assignment { high_t } { LOCATION = AA3; SLEWRATE = Slow; }

■ **Drivestrength**

Drivestrength 可以为 LVCMOS 和 LVTTL 电平输出缓冲器提供指定需要的驱动强度(以 mA 为单位)，

Drivestrength 属性可以在 ADC 文件中使用以下语法：

set_pin_assignment {定义的输入/输出引脚名称} { DRIVESTRENGTH =Drivestrength 值; }

例如：

set_pin_assignment { led[3] } {DRIVESTRENGTH = 12; }

■ **IO PullType 属性**

PH1A 系列 FPGA 的输入、输出、双向 I/O 可以具有弱上拉，下拉，保持的功能，可以通过以下约束值来调用此功能：

- PULLUP
- PULLDOWN
- KEEPER
- NONE

PullType 属性可以在 ADC 文件中使用以下语法：

set_pin_assignment {定义的输入输出引脚名称} { PULLTYPE = PullType 值; }

例如：

set_pin_assignment { clk_25m } { PULLTYPE = PULLDOWN; }

■ **PackReg 属性**

PH1A 系列 FPGA 支持将输入和输出的寄存器打包到 I/O pad 中，可以通过以下约束值来调用此功能：

- Auto: 表示按照全局设定值
- ON：开启
- OFF：关闭

PackReg 属性可以在 ADC 文件中使用以下语法：

set_pin_assignment {定义的输入输出引脚名称} { PACKREG =PackReg 值；}

例如：

set_pin_assignment { IO19} { PACKREG = ON; }

PH1A 系列FPGA 支持内部端接电阻的方式，主要针对HSTL18_I、SSTL18_I、SSTL15、SSTL135、SSTL12、POD12 以及相关差分电平；可以通过以下约束值来调用此功能；

- 50：等效 50 欧姆电阻上拉
- 100：等效 50 欧姆电阻上拉
- OFF：关闭

PackReg 属性可以在 ADC 文件中使用以下语法：

set_pin_assignment {定义的输入输出引脚名称} { ODT =50；}

例如：

set_pin_assignment { IO19} { ODT= 50; }

■ **InDelay 属性**

PH1A 系列 FPGA 支持 I/O 输入延迟单元的静态设置，可以通过以下的调节范围设置 I/O 的输入延迟

HR IO：

- 调节范围：最小延时为 0.14ns，最大延时为 0.85ns，
- 步进：每级步长为 22ps
- 级数：32 级

HP IO：

- 调节范围：最小延迟 0.340ns 最大延时大约能达到 2.255ns，
- 步进：每级步长大约为 7ps 左右
- 级数：256 级

InDelay 属性可以在 ADC 文件中使用以下语法：

set_pin_assignment {定义的输入输出引脚名称} { **INDEL** = InDelay 值；}

例如：

set_pin_assignment { IO20} { LOCATION = M2; INDEL = 3; }

■ **OutDelay 属性**

PH1A 系列 FPGA 支持 I/O 输出延迟单元的静态设置，可以通过以下的调节范围设置 I/O 的输出延迟.

HR IO：

- 调节范围：最小为 0.34ns，最大延时为 0.4ns，
- 步进：每级延时为 20ps
- 级数：4 级

HP IO：

- 调节范围：最小延迟 0.340ns 最大延时大约能达到 2.255ns，
- 步进：每级步长大约为 7ps 左右
- 级数：256 级

OutDelay 属性可以在 ADC 文件中使用以下语法：

set_pin_assignment {定义的输入输出引脚名称} { **OUTDEL**= OutDelay 值；}

例如：

set_pin_assignment { IO21} { LOCATION = M1; OUTDEL = 2; }

2.6 PH1A 系列 FPGA 支持 I/O 标准和端接

以下概述了 PH1A 系列 FPGA 支持的 I/O 电平标准和选项，同时介绍了各种电平下建议支持的端接方式。具体电平列表如表 2-6-1 所示

表 2-6-1 支持电平标准

Standard	HR Bank I/O	HP BANK I/O
LVTTL	Supported	-
LVCMOS	Supported	Supported
LVDS	Supported	Supported
Emulated LVDS OUTPUT	Supported	-
LVPECL_E OUTPUT	Supported	-
LVPECL INPUT(1)	Supported	Supported
HSTL18_I	Supported	Supported
SSTL18_I	-	Supported
SSTL15	-	Supported
SSTL135	-	Supported
SSTL12	-	Supported
POD12	-	Supported
DIFF_HSTL18_I	-	Supported
DIFF_SSTL18_I	-	Supported
DIFF_SSTL15	-	Supported
DIFF_SSTL135	-	Supported
DIFF_SSTL12	-	Supported
DIFF_POD12	-	Supported

注：LVPECL INPUT 需由板级做共模和差分信号范围调整后才能输入

2.6.1 LVTTL

LVTTL（低电压晶体管逻辑）是通用的 I/O 电平标准，主要用于 3.3v 供电（V_{CCIO}）的应用，同时不需要参考电压，图 2-6-1 显示为 LVTTL 串联端接的示例电路。



图 2-6-1 LVTTL 串联端接

2.6.2 LVCMOS

LVCMOS(低压互补金属氧化物半导体)是在 CMOS 晶体管中实现的一种广泛电平标准。PH1A 系列 FPGA 支持的 LVCMOS 标准：LVCMOS12、LVCMOS15、LVCMOS18、LVCMOS25 和 LVCMOS33。图 2-6-2 显示为 LVCMOS 串联端接的示例电路。



图 2-6-2 LVCMOS 串联端接

2.6.3 LVDS

LVDS（Low-Voltage Differential Signaling）低电压差分信号，是一种低振幅差分信号技术。它使用幅度非常低的信号（约 350mV）通过一对差分 PCB 走线或平衡电缆传输数据。由于电压信号幅度较低，而且采用恒流源模式驱动。LVDS I/O 标准只在 HR I/O bank 可用。当选择 LVDS25 I/O 标准时，要求 V_{CCIO} 的电压为 2.5V。当选择 LVDS18 I/O 标准时，要求 V_{CCIO} 的电压为 1.8V。使用错误的电平标准可能导致器件寿命缩短，甚至损坏器件。

PH1A 系列 FPGA 的 I/O 作为输出时，True LVDS 采用 LVDS25 标准直接输出 LVDS 电平标准，无需外部匹配电阻。PH1A 系列芯片作为 LVDS 发送端的直流耦合电路示意如图 2-6-3 所示。PH1A 系列芯片作为

LVDS 接收端的直流耦合电路示意如图 2-6-4 所示（图中使用内部 100 欧姆端接电阻）。需要注意的是当接收端信号幅值（|Vp-Vn|）大于 500mv 时，必须采用片外 100 欧姆电阻，同时关闭片内 100 欧姆端接电阻，而且要在板级做差分信号的衰减以保证信号幅度要求。 最后必须检查 I/O 口的共模电压范围是否满足 DS900 中定义的要求，如果共模电压范围不能满足则不能使用直流耦合而需使用交流耦合。



图 2-6-3 LVDS 发送直流耦合电路



图 2-6-4 LVDS 接收直流耦合电路（内部端接）

注：如果使用 LVDS25 电平标准作为接收时，必须外部端接 100 欧姆电阻或者打开内部 100 欧姆电阻，以免造成器件损坏，LVDS18 电平无此限制。

PH1A 系列 FPGA 的 I/O 作为 LVDS 输入时，使用交流耦合电路可以实现对差分信号滤除直流偏置，有利于在接收端建立符合需要的共模电平。LVDS25 差分标准交流耦合示意电路如图 2-6-5 所示，LVDS18 差分标准交流耦合示意电路如图 2-6-6 所示，R_P 和 R_S 电阻应根据实际 LVDS 接收的共模电压进行计算得出，不同 LVDS 标准的共模电压和差模电压，详见 DS900 交直流特性章节。交流耦合电容值建议在 0.01uF~0.1uF 之间选取。R_{DIFF} 端接电阻可以选择内部 100 欧姆或者板级 100 欧姆。需要指出的是在图 2-6-5 和 2-6-6 中我们都假设外部器件发送的差分信号范围满足 PH1A 系列 FPGA 的 I/O 要求，所以在板级只通过电阻分压产生需要的共模电平，如果外部器件发送的差分信号过大，还需要在板级做相应的信

号衰减。



图 2-6-5 LVDS AC 耦合电路（LVDS25）



图 2-6-6 LVDS AC 耦合电路（LVDS18）

PH1A 系列 FPGA 的 I/O 用作 LVDS 标准时，如果 BANK 电压为 3.3V，只支持 LVDS 输入，不支持 LVDS 的输出。同时只支持 AC 耦合电路作为 LVDS 输入，并且要求共模电压典型值为 1.65V。

如果 BANK 电压为 2.5V，既支持 LVDS 的输出，也支持 LVDS 的输入。共模电压要求详见 DS900 文档中交直流特性章节。如果对端发送差分信号的共模电压符合要求，可以使用 DC 耦合电路设计，如果对端信号的共模电压不符合，设计时需要使用 AC 耦合电路。

如果 BANK 电压为 1.8V，既支持 LVDS 的输出，也支持 LVDS 输入，共模电压要求详见 DS900 文档中交直流特性章节。如果对端发送信号的共模电压符合要求，可以使用 DC 耦合电路设计，如果对端信号的共模电压不符合要求，设计时需要使用 AC 耦合电路。

不同电平 AC 耦合参考电路如图 2-6-7，如图 2-6-8，如图 2-6-9 所示；



图 2-6-7 LVDS 接收交流耦合电路(BANK 电压 3.3V,接收 LVDS25 信号)



图 2-6-8 LVDS 接收交流耦合电路(BANK 电压 1.8V,接收 LVDS25 信号)



图 2-6-9 LVDS 接收交流耦合电路(BANK 电压 2.5V,接收 LVDS18 信号)

其中：RS 和 RL 为匹配电阻网路，需要保证 2*RS+RL=100 ohm。同时接收端差模电压调节也需要该电阻网络。具体差模电压调节公式如下所示：

$$\mathrm{Vid} = \frac{R_L}{R_L + 2 * R_S} * V_{input}$$

同时对于设计有如下限制和要求：

- V_{CCIO} 和 V_{CCAUX} 电源的波动范围：V_{CCIO} 和 V_{CCAUX} 电源电压的+/-5%；
- LVDS 信号接收差模电压范围：100mV~400mV；
- AC 耦合之后 LVDS 信号的最高共模电压和最低共模电压计算公式如下：

$$VCCIO - 2 + \frac{VID}{2} < VICM < 2.2 - VID/2$$

注： 其中输入差分摆幅 VID=Vp-Vn，输入共模电压$VICM$ =(Vp+Vn)/2

例如：如果 VCCIO=3.3，VID=400mV，则那么 $VICM$范围在： 1.5V~ 2V 之间

- AC 耦合之后 LVDS 信号的摆幅波动范围：+/-5%；
- 当差分输入摆幅大于 400mV 时，只能使用外接 100 欧差分匹配电阻

如果接收信号差模电压幅度能够满足要求，并且不需要调节差模电压幅度。RS 和 RL 匹配电阻网路可以使用端接 100 欧姆电阻来代替(只能使用外部 100 欧姆端接电阻)。具体替换方式如图 1-4 下所示：



图 2-6-10 LVDS 接收匹配电阻替换方案

2.6.4 LVPECL

PH1A 系列 FPGA 的 I/O 支持 LVPECL 输入。但是由于差分标准只支持 2.5V 和 1.8V 电平。因此作为 LVPECL 输入时应该匹配差分输入的共模电压。不同 LVDS 标准的共模电压和差模电压，详见 DS900 交直流特性章节。如图 2-6-11 为 LVPECL（板级端接电阻）的交流耦合电路示意图。如图 2-6-12 为 LVPECL（无需板级端接电阻）的交流耦合电路示意图。通常 LVPECL 外部器件发送的差分信号比较大，还需要在板级做相应的信号衰减。图中 R_{series} 用于调节接收端信号幅度。根据 LVPECL 发送端信号幅度进行选择，建议在 30~50 欧姆之间选取。R 为直流偏置电阻，建议在 140~150 欧姆之间选取。R_{DIFF} 为端接电阻，可以选择内部 100 欧姆或者板级 100 欧姆。表 2-6-2 和表 2-6-3 为不同电压下 LVPECL 作为输入时分压电阻推荐值。



图 2-6-11 LVPECL 交流耦合电路(板级端接电阻)

表 2-6-2 LVPECL 推荐电阻值

V_{CCIO}（V）	电 阻（欧姆）	
	R_S	R_P
2.5	5.4k	4.7k
1.8	10k	3.3k



图 2-6-12 LVPECL 交流耦合电路(无需板级端接电阻)

表 2-6-3 LVPECL 推荐电阻值

V_{CCIO}（V）	电 阻（欧姆）	
	R_S	R_P
2.5	108	93
1.8	200	67

PH1A 系列 FPGA 的 I/O 只支持 LVPECL_E 输出。当 LVPECL_E 作为输出时，需要外接 3R 电阻网络对输出电压摆幅进行衰减以满足差分标准，如图 2-6-13 所示为 LVPECL_E 输出 3R 电阻网络电路示意。表

2-6-4 所示给出了 LVPECL_E 推荐电阻值和信号幅值。



图 2-6-13 LVPECL_E 输出 3R 电阻网络

表 2-6-4 LVPECL_E 推荐电阻值

电 阻（欧姆）		信号幅值（mv）|Vop-Von|
R_S	R_P	LVPECL_E
93	196	800
115	160	650

注：数据基于驱动能力设定为 LVCMOS33 16mA，接收器带 100 欧姆外接端接电阻，并且内阻为 R=10 欧姆

2.6.5 Emulated LVDS

PH1A 系列 FPGA 的 HP 和 HR I/O 都支持 Emulated LVDS 电平标准输出。要外接 3R 电阻网络对输出电压摆幅进行衰减以满足 LVDS 标准，如 2-6-14 所示。可以通过改变电阻网络值来降低功耗或者改善噪声容限。表 2-6-5 所示给出了 Emulated LVDS 推荐电阻值和信号幅值。

表 2-6-5 Emulated LVDS 推荐电阻值

电 阻（欧姆）		信号幅值（mv）|Vop-Von|	
R_S	R_P	LVDS25_E	LVDS33_E
300	118	195	256
210	127	270	355
150	140	365	483
115	160	460	610

注：1. 数据基于驱动能力设定为 8mA，接收器的 100 欧端接电阻可以是片上电阻也可以是片外电阻，当接收端信号幅值大于 500mv 时必须采用片外电阻。此时内阻 R 为 20 欧姆。

2. 此处的信号幅值为差分单端数值，实际信号差分峰峰值应为信号幅值的两倍。



图 2-6-14 Emulated LVDS 输出 3R 电阻网络

2.6.6 HSTL

HSTL（high-speed transceiver logic）高速收发逻辑，是由 JEDEC（JESD8-6）定义的通用高速总线标准；PH1A 器件的 HP 和 HR I/O 支持 1.8V 标准的 HSTL 的 class_I;同时包含差分电平；另外 HP I/O bank 还支持 ODT 模式；

HSTL18_I

HSTL_18_I 电平外部端接如下所示；



图 2-6-15 HSTL18_I 外部端接（单向）

HSTL_18_I 电平支持 ODT 模式，打开 ODT 模式时实现内部端接的方式;ODT 可设置等效 50 欧姆或者等效 100 欧姆电阻；具体 ODT 模式下端接以及示意如下所示。



图 2-6-16 HSTL18_I ODT 模式（单向）

DFF_HSTL18_I

DFF_HSTL18_I 电平外部端接如下所示；



图 2-6-17 DFF_HSTL18_I 模式（单向）

DFF_HSTL18_I 电平支持 ODT 模式，打开 ODT 模式时实现内部端接的方式，ODT 可设置等效 50 欧姆或者等效 100 欧姆电阻；具体 DFF_HSTL18_I 电平 ODT 模式下端接以及示意如下所示；



图 2-6-18 DFF_HSTL18_I ODT 模式（单向）

2.6.7 SSTL

SSTL（Stub-Series Terminated Logic）是由 JEDEC 定义的通用高速内存接口；PH1A 器件的 HP I/O 支持 1.8V 标准的 SSTL 的 class_I;同时支持 1.5V 电平标准 SSTL、1.35V 电平标准 SSTL、1.2V 电平标准 SSTL；同时包含差分电平；另外 HP I/O bank 还支持 ODT 模式；

SSTL18、SSTL15、SSTL135、SSTL12

SSTL18_I、SSTL15、SSTL135、SSTL12 电平外部端接示意如下所示；



图 2-6-19 SSTL18_I、SSTL15、SSTL135、SSTL12 端接模式（单向）

SSTL18_I、SSTL15、SSTL135、SSTL12 电平支持 ODT 模式，打开 ODT 模式时实现内部端接的方式，ODT 可设置等效 50 欧姆或者等效 100 欧姆电阻；具体 SSTL18_I、SSTL15、SSTL135、SSTL12 电平 ODT 模式下端接以及示意如下所示；



图 2-6-20 SSTL18_I、SSTL15、SSTL135、SSTL12 ODT 模式（单向）



图 2-6-21 SSTL18_I、SSTL15、SSTL135、SSTL12 端接模式（双向）

DIFF_SSTL18、DIFF_SSTL15、DIFF_SSTL135、DIFF_SSTL12

DIFF_SSTL18_I、DIFF_SSTL15、DIFF_SSTL135、DIFF_SSTL12 电平外部端接示意如下所示。



图 2-6-22 DIFF_SSTL18_I、DIFF_SSTL15、DIFF_SSTL135、DIFF_SSTL12 端接模式（单向）

DIFF_SSTL18_I、DIFF_SSTL15、DIFF_SSTL135、DIFF_SSTL12 电平支持 ODT 模式，打开 ODT 模式时实现内部端接的方式，ODT 可设置等效 50 欧姆或者等效 100 欧姆电阻；具体 DIFF_SSTL18_I、DIFF_SSTL15、DIFF_SSTL135、DIFF_SSTL12 电平 ODT 模式下端接以及示意如下所示；



图 2-6-23 DIFF_SSTL18_I、DIFF_SSTL15、DIFF_SSTL135、DIFF_SSTL12 ODT 模式（单向）



图 2-6-24 DIFF_SSTL18_I、DIFF_SSTL15、DIFF_SSTL135、DIFF_SSTL12 ODT 差分（双向）

2.6.8 POD12

POD12（Pseudo Open Drain）电平主要用于 DDR4 应用；PH1A 器件的 HP I/O 支持 1.2V 标准的 POD 电平标准；另外 HP I/O bank 还支持 ODT 模式；

POD12 电平外部端接示意如下所示；



图 2-6-25 POD12 外部端接模式（单向）

POD12 电平支持 ODT 模式，打开 ODT 模式时实现内部端接的方式，ODT 可设置等效 50 欧姆或者等效 100 欧姆电阻；具体 POD12 电平 ODT 模式下端接以及示意如下所示；



图 2-6-26 POD12 ODT 模式（单向）

DIFF_POD12 电平外部端接示意如下所示；



图 2-6-27 DIFF_POD12 外部端接模式（单向）

DIFF_POD12 电平支持 ODT 模式，打开 ODT 模式时实现内部端接的方式，ODT 可设置等效 50 欧姆或者等效 100 欧姆电阻；具体 DIFF_POD12 电平 ODT 模式下端接以及示意如下所示；



图 2-6-28 DIFF_POD12 ODT 模式（单向）

2.6.9 Vpad 不等于 V_{CCIO} 应用场景下的 I/O 属性设置

Vpad 是指 pad 的电压，V_{CCIO} 是指 bank I/O 电压。表 2-6-6 给出了电压不匹配时推荐的 I/O 属性设置。

表 2-6-6 不同应用场景下 IO property 设置说明（HR I/O）

I/O 类型	Property	应用场景			
		输入		输出	
		V_{CCIO}+10%>Vpad>V_{CCIO}	Vpad<V_{CCIO}	输出高电平>V_{CCIO}	Vpad<V_{CCIO}
HR	PCI Clamp	关闭	关闭	关闭	关闭
	Pull Up	关闭	关闭	关闭	关闭
	NA	NA	NA	assign opad=oen?odata:1'bz	assign opad=oen?odata:1'bz

注 1：输入电平判决遵守数据手册中关于 I/O 直流电学特性描述。

表 2-6-7 不同应用场景下 IO property 设置说明（HP I/O）

I/O 类型	Property	应用场景			
		输入		输出	
		V_{CCIO}+10%>Vpad>V_{CCIO}	Vpad<V_{CCIO}	输出高电平>V_{CCIO}	Vpad<V_{CCIO}
HP	Pull Up	关闭	关闭	关闭	关闭
	NA	NA	NA	assign opad=oen?odata:1'bz	assign opad=oen?odata:1'bz

注 1：输入电平判决遵守数据手册中关于 I/O 直流电学特性描述。

3 输入输出逻辑（IOL）

PH1A 器件的 IOL 逻辑支持多种工作模式。本章节主要介绍 IOL 资源支持的工作模式。PH1A 器件有 HP 和 HR 两种 I/O 类型，工作模式如 3-1 所示

表 3-1 IOL 支持工作模式

模式		HR I/O	HP I/O
输入寄存器	BYPASS	√	√
	SDR	√	√
	iDDRx1	√	√
	iDDRx2	√	√
	iSERDESx1	–	√
	iSERDESx2	–	√
	iSERDESx3.5	–	√
	iSERDESx4	–	√
	iSERDESx5	–	√
输出寄存器	BYPASS	√	√
	SDR	√	√
	oDDRx1	√	√
	oDDRx2	√	√
	oDDRx2L	√	√
	oSERDESx1	–	√
	oSERDESx2	–	√
	oSERDESx3.5	–	√
	oSERDESx4	–	√
	oSERDESx5	–	√

注：1.PH1A60 器件只支持 HR 类型 I/O 接口。

2.在 HR IO 用作 LVDS 输出时，若启用 pre_emp（预加重）功能，需要同步配置 ODDR。

3.1.1 输入寄存器(HR IO)

输入输出逻辑（IOL）中的输入寄存器用来处理高速接口，将其降低为内部核心逻辑可以处理的频率。输入寄存器中均包含可配置延时单元作为数据采样处理辅助。在此基本功能基础上增强了对通用双边沿数据(GDDR)的支持。



图 3-1-1 输入寄存器框图

a） 普通输入模式

普通模式下的 IO 逻辑如图 3-1-2 所示，此模式下信号直接进入 FPGA 内部逻辑。

图 3-1-2 普通输入模式框图

b） SDR 输入模式

相比普通模式，如图 3-1-3 所示，SDR 模式使用了 IOL 寄存器，可以有效地改善 IO 的时序性能。



图 3-1-3 SDR 输入模式框图

c） DDR 输入模式

PH1A 器件 IOL 中有专用的寄存器用以支持 iDDRx1 和 iDDRx2 模式。

■ iDDRx1 同沿输入模式



图 3-1-4 iDDRx1 同沿输入模式框图

在 iDDRx1 同沿模式，DFF5 和 DFF6 分别在下降沿和上升沿采样输入数据，DFF8 把 Q1 数据同步到时钟上升沿。由于 DFF8 的引入 Q1 数据相对于 Q0 要晚一个时钟周期，时序如图 3-1-5 所示。



图 3-1-5 iDDRx1 同沿输入模式

■ **iDDRx1 同沿 Pipelined 输入模式**



图 3-1-6 iDDRx1 同沿 Pipelined 输入模式框图

在 iDDRx1 同沿模式中 Q1 相对于 Q0 要晚一个时钟周期，为补偿该延时，引入 DFF10，如图 3-1-6 所示。时序如图 3-1-7 所示。



图 3-1-7 iDDRx1 同沿 Pipelined 输入模式

■ **iDDRx2 输入模式**

iDDRx2 模式下，可以支持更高的 IO 速度。PAD 与 FPGA 内部逻辑速率比为 4:1。该模式下第一级采样 DFF 由 SCLK 触发，实现高速数据的采样和 1:2 的分离。第二级分离 DFF 由 FPGA 系统时钟 PCLK 触发，实现数据与内核逻辑的同频。PCLK 为 SCLK 速度的一半。



图 3-1-8 iDDRx2 输入模式



图 3-1-9 iDDRx2 输入模式时序

d) 输入延时单元

每一个 IOL 逻辑单元内都包含一个可编程输入延时单元，支持 32 级调节。加强对源同步功能的支持。PH1A 器件 HR IO 使用 IDELAY 条件下，最小延时为 0.14ns，最大延时为 0.85ns，每级步长为 22ps。

3.1.2 输入寄存器(HP IO)

输入输出逻辑（IOL）中的输入寄存器用来处理高速接口，为其降低为内部核心逻辑可以处理的频率。输入寄存器中均包含可配置延时单元作为数据采样处理辅助，在此基本功能基础上增强了对通用多边沿数据（ISERDES）的支持。



图 3-1-10 输入寄存器框图

a) 普通输入模式

普通模式下的 IO 逻辑如图 3-1-11 所示，此模式下信号直接进入 FPGA 内部逻辑。

图 3-1-11 普通输入模式框图

b) SDR 输入模式

相比普通模式，如下图所示，SDR 模式使用了 IOL 寄存器，可以有效地改善 IO 的时序性能。



图 3-1-12 SDR 输入模式框图

c) ISERDES 输入模式

■ iSERDES x1 同沿输入模式



图 3-1-13　iSERDES x1 同沿输入模式框图

在 iSERDESx1 同沿模式，输入数据分别被 SCLK 上升沿和下降沿采样，然后在统一被 PCLK 时钟上升沿采样输出。时序如下图所示。



图 3-1-14 iSERDESx1 同沿输入模式时序

系统需要复位同步，同步时钟域为 PCLK，需要 PCLK 的两个时钟周期，内部完成同步，才能正确输入采样。

■ **iSERDESx1 同沿 Pipelined 输入模式**



图 3-1-15 iSERDESx1 同沿 Pipelined 输入模式框图

在 iSERDESx1 Pipelined 输入模式，输入数据分别被 SCLK 上升沿和下降沿采样，被 PCLK 上升沿采样输出。时序如下图所示。



图 3-1-16 iSERDESx1 同沿 Pipelined 输入模式时序

系统需要复位同步，同步时钟域为 PCLK，需要 PCLK 的两个时钟周期，内部完成同步，才能正确输入采样。

■ iSERDESx2 输入模式

在 iSERDESx2 模式下，可以支持更高的 IO 速度，idata 与 FPGA 内部逻辑速率比为 4：1。该模式下第一级采样 DFF 由 SCLK 触发，实现高速数据的采样与 1：2 的分离。后级 DFF 由 FPGA 的系统时钟 PCLK 触发，实现数据与内核逻辑的同频。PCLK 为 SCLK 速度的一半。



图 3-1-17 iSERDESx2 输入模式框图

在传输数据之前需要进行内部寄存器的复位同步，同步时钟域在 PCLK 时钟频率上，需要两个 PCLK 上升沿作同步，所以在 PCLK 上升沿有效后，传输的数据前面几个 bit 会被屏蔽。在 iSERDESx2 输入模式，内部的 DFF 分别在上升沿和下降沿采样输入数据，通过内部寄存器链路,最后统一被 PCLK 上升沿同时输出，时序如下图所示。



图 3-1-18 iSERDESx2 输入模式时序

■ iSERDESx3.5 输入模式

在 iSERDESx3.5 模式下，可以支持更高的 IO 速度，idata 与 FPGA 内部逻辑速率比为 7：1。该模式下第一级采样 DFF 由 SCLK 触发，实现高速数据的采样与 1：2 的分离。后级 DFF 由 FPGA 的系统时钟 PCLK 触发，实现数据与内核逻辑的同频。SCLK 为 PCLK 速度的 3.5 倍。



图 3-1-19 iSERDESx3.5 输入模式框图



图 3-1-20 iSERDESx3.5 输入模式时序

系统内部寄存器的复位同步时钟域在 PCLK 时钟频率上，需要两个 PCLK 上升沿作同步，所以在 PCLK 上升沿有效后，传输的数据前面几个 bit 会被屏蔽。

■ iSERDESx4 输入模式

在 iSERDESx4 模式下，可以支持更高的 IO 速度，idata 与 FPGA 内部逻辑速率比为 8：1。该模式下第一级采样 DFF 由 sclk 触发，实现高速数据的采样与 1：2 的分离。后级 DFF 由 FPGA 的系统时钟 PCLK 触发，实现数据与内核逻辑的同频。SCLK 为 PCLK 速度的 4 倍。



图 3-1-21 iSERDESx4 输入模式框图



图 3-1-22 iSERDESx4 输入模式时序

系统内部寄存器的复位同步时钟域在 PCLK 时钟频率上，需要两个 PCLK 上升沿作同步，所以在 PCLK 上升沿有效后，传输的数据前面几个 bit 会被屏蔽。

■ iSERDESx5 输入模式

在 iSERDESx5 模式下，可以支持更高的 IO 速度，idata 与 FPGA 内部逻辑速率比为 10：1。该模式下第一级采样 DFF 由 SCLK 触发，实现高速数据的采样与 1：2 的分离。后级 DFF 由 FPGA 的系统时钟 PCLK 触发，实现数据与内核逻辑的同频。SCLK 为 PCLK 速度的 5 倍。



图 3-1-23 iSERDESx5 输入模式框图



图 3-1-24 iSERDESx5 输入模式时序

系统内部寄存器的复位同步时钟域在 PCLK 时钟频率上，需要两个 PCLK 上升沿作同步，所以在 PCLK 上升沿有效后，传输的数据前面几个 bit 会被屏蔽。

e） 输入延时单元

每一个 IOL 逻辑单元内都包含一个可编程输入延时单元，支持 256 级调节。加强对源同步功能的支持。PH1A 器件 HP IO 使用 IDELAY 条件下，最小延时为 0.340ns，最大延时大约能达到 2.255ns，每级步长大约为 7ps。

3.1.3 输出寄存器(HR IO)

输入输出逻辑（IOL）中的输出寄存器用来处理内部核心逻辑到高速 I/O 接口的时序。如图所示，给出了输出寄存器框图。



图 3-1-25 输出寄存器框图

a） 普通输出模式

普通输出模式下的 IO 逻辑如下图所示，此模式下信号直接从 FPGA 内部逻辑输出到 PAD。



图 3-1-26 普通输出模式框图

b） SDR 输出模式

相比普通模式，如下图所示，SDR 模式使用了 IOL 寄存器，可以有效地改善 IO 的时序性能。



图 3-1-27 SDR 输出模式框图

c） DDR 输出模式

PH1A 器件 IOL 中有专用的寄存器用以支持 oDDRx1 和 oDDRx2 模式。

■ oDDRx1 输出模式



图 3-1-28 oDDRx1 输出模式框图

在 oDDRx1 模式，数据 DO0 和 DO1 被 SCLK 同沿采样进 DFF7 和 DFF8，并分别在上升沿和下降沿输出到 Opad，时序如下图所示。



图 3-1-29 oDDRx1 输出模式

■ oDDRx2 输出模式

oDDRx2 模式下，可以支持更高的 IO 速度。PAD 与 FPGA 内部逻辑速率比为 4:1。该模式下第一部分 DFF 由 FPGA 系统时钟 PCLK 触发，实现数据的采样和 2:1 并串转换。第二部分 DFF 由高速 SCLK 触发，实现数据高速串行输出。PCLK 为 SCLK 速度的一半。



图 3-1-30 oDDRx2 输出模式



图 3-1-31 oDDRx2 输出模式时序

■ oDDRx2L 输出模式

与 oDDRx2 相比，oDDRx2L 模式直接使用内部 SCLK 的 2 分频作为 PCLK，节省 1 个 CLK。数据输出比 oDDRx2 模式晚一个 SCLK 时钟周期。



图 3-1-32 oDDRx2L 输出模式



图 3-1-33 oDDRx2L 输出模式时序

d) 输出延时单元

每一个 IOL 逻辑单元内都包含一个可编程输出延时单元，总共支持 4 级调节，PH1A 系列 HR IO 使用 ODELAY 条件下，最小为 0.34ns，最大延时为 0.4ns，每级延时为 20ps。

3.1.4 输出寄存器(HP IO)

输入输出逻辑（IOL）中的输出寄存器用来处理内部核心逻辑到高速 I/O 接口的时序。如下图所示框图。



图 3-1-34 输出寄存器框图

a） 普通输出模式

普通输出模式下的 I/O 逻辑如下图所示，此模式下信号直接从 FPGA 内部逻辑输出到 PAD。



图 3-1-35 普通输出模式框图

b） SDR 输出模式

相比普通模式，如下图所示，SDR 模式使用 IOL 寄存器，可以有效地改善 IO 的时序性能。



图 3-1-36 SDR 输出模式框图

e） OSERDES 输出模式

■ oSERDESx1 输出模式



图 3-1-37 oSERDESx1 输出模式框图

在 oSERDESx1 模式下，数据 idata<1>和 idata<0>被 PCLK 的上升沿采样进入内部寄存器，并分别在 SCLK 上升沿和下降沿输出，时序如下图所示。



图 3-1-38 oSERDESx1 输出模式时序

系统内部寄存器的复位同步时钟域在 PCLK 时钟频率上，需要两个 PCLK 上升沿作同步，所以在 PCLK 上升沿有效后，传输的数据前面并行 bit 会被屏蔽。

■ oSERDESx2 输出模式

oSERDESx2 输出模式下，可以支持更高的 IO 速度，odata 与 FPGA 内部逻辑速率比为 4：1，该模式下第一部分 DFF 由 FPGA 系统时钟 PCLK 触发，在由 SCLK 高速触发，实现数据高速串行输出。PCLK 为 SCLK 速度的一半。



图 3-1-39 oSERDESx2 输出模式框图



图 3-1-40 oSERDESx2 输出模式时序

系统内部寄存器的复位同步时钟域在 PCLK 时钟频率上，需要两个 PCLK 上升沿作同步，所以在 PCLK 上升沿有效后，传输的数据前面并行 bit 会被屏蔽。

■ **oSERDESx3.5 输出模式**

oSERDESx3.5 输出模式下，可以支持更高的 IO 速度，odata 与 FPGA 内部逻辑速率比为 7：1，该模式下第一部分 DFF 由 FPGA 系统时钟 PCLK 触发，在由 SCLK 高速触发。实现数据高速串行输出。SCLK 为 PCLK 速度 3.5 倍。



图 3-1-41 oSERDESx3.5 输出模式框图



图 3-1-42 oSERDESx3.5 输出模式时序

系统内部寄存器的复位同步时钟域在 PCLK 时钟频率上，需要两个 PCLK 上升沿作同步，所以在 PCLK 上升沿有效后，传输的数据前面并行 bit 会被屏蔽。

■ **oSERDESx4 输出模式**

oSERDESx4 输出模式下，可以支持更高的 IO 速度，odata 与 FPGA 内部逻辑速率比为 8：1，该模式下第一部分 DFF 由 FPGA 系统时钟 PCLK 触发，在由 SCLK 高速触发。实现数据高速串行输出。SCLK 为 PCLK 速度 4 倍。



图 3-1-43 oSERDESx4 输出模式框图



图 3-1-44 oSERDESx4 输出模式时序

系统内部寄存器的复位同步时钟域在 PCLK 时钟频率上，需要两个 PCLK 上升沿作同步，所以在 PCLK 上升沿有效后，传输的数据前面并行 bit 会被屏蔽。

■ **oSERDESx5 输出模式**

oSERDESx5 输出模式下，可以支持更高的 IO 速度，odata 与 FPGA 内部逻辑速率比为 10：1，该模式下第一部分 DFF 由 FPGA 系统时钟 PCLK 触发，在由 SCLK 高速触发。实现数据高速串行输出。SCLK 为 PCLK 速度 5 倍。



图 3-1-45 oSERDESx5 输出模式框图



图 3-1-46 oSERDESx5 输出模式时序

系统内部寄存器的复位同步时钟域在 PCLK 时钟频率上，需要两个 PCLK 上升沿作同步，所以在 PCLK 上升沿有效后，传输的数据前面并行 bit 会被屏蔽。

f） 输出延时单元

每一个 IOL 逻辑单元内都包含一个可编程输出延时单元；PH1A 器件 HP IO 使用 ODELAY 条件下，支持 256 级调节，最小延时为 0.340ns，最大延时大约能达到 2.255ns，每级步长大约为 7ps。

4 版本信息

日期	版本	修订记录
2021/6/19	0.1	首次发布中文版
2021/10/1	0.2	更新 IO 简介章节删除 slewrate 和输出驱动能力调节具体参数，删除 PCI Clamp 使能功能描述；增加 HP IO 支持电平：HSUL12、DIFF_POD12、DIFF_HSUL12 电平；增加支持 16mA 驱动描述； 更新图 2-1-3 基本的 HP I/O 框图；删除 PCI CLAMP 描述 更新表 2-1-1 PH1A 系列支持电气标准：增加 HP IO 支持电平：HSUL12、DIFF_POD12、DIFF_HSUL12 电平；删除 HP IO 中 PCI Clamp 特性支持描述； 更新 2.2 章节 PH1A 系列 FPGA I/O BANK 规则增加 PH1A400SFG676 封装描述； 更新表 2-5-1 电平标准 DRIVE 属性允许值：更新 LVCMOS12 和 LVCMOS15 电平驱动能力允许值； 更新 2.5 章节 PH1A 系列 FPGA IO 属性和约束：增加 ODT 描述，以及更新 HP IO IDELLAY 和 ODELLAY 延迟参数； 更新 2.6 章节 PH1A 系列 FPGA 支持 I/O 标准和端接，增加 HSTL, SSTL POD12 已经 HSUL12 等端接描述； 更新第 3 章节 输入输出逻辑（IOL）增加 IDELAY 和 ODELAY 相关延迟更新； 更新第 1 章节增加 HP 和 HR IO IOdelay 使用限制和说明； 更新第 3 章节输入输出逻辑（IOL）：增加 HP IO 输入和输出寄存器相关描述
2021/11/1	0.3	更新图 2-1-4 基本的 HR I/O 框图：修正错误描述 修正图 2-6-15， 图 2-6-17，图 2-6-19， 图 2-6-21，图 2-6-23，图 2-6-25，图 2-6-27， 图 2-6-29，图 2-6-31，图 2-6-33 电压 Vccio 修改为 VTT 删除 2.6.11 和 2.6.12 相关描述；
2022/01/20	1.0	首次发布正式版本
2022/06/28	1.1	1. 统一修订 PH1A400 系列名称为 PH1A 系列； 2. 更新 2.6.3 LVDS 章节：增加修改 LVDS33 的相关限制； 3. 更新 2.2 章节 PH1A 系列 FPGA I/O BANK 规则：增加 PH1A60GEG324 器件 Bank 分布及描述
2022/08/03	1.2	1. 在第 1 节中增加 PH1A60 的 IO 类型说明 2. 更新表 3-1，将表格与下文内容一致，并在表注中增加 PH1A60 器件的说明
2022/10/24	1.3	1. 在 2.2 节中增加 PH1A90SGB484 IO bank 分布的说明；增加图 2-2-4 PH1A90SBG484 的 IO BANK 分布示意图 2. 在图 3-1 后增加注 2，说明 HR IO 使用 pre_emp 时的限制。 3. 更新文档免责声明
2023/02/13	1.4	1.在 2.2 节中增加 PH1A90SEG324 和 PH1A180SFG676 器件的 IO bank 分布说明，增加图 2-2-5 PH1A90SEG324 的 IO BANK 分布示意图和图 2-2-6 PH1A180SFG676

		的 IO BANK 分布示意图

版权所有©2023 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。